LDO芯片设计报告及电路分析报告.pdf

《LDO芯片设计报告及电路分析报告.pdf》由会员分享，可在线阅读，更多相关《LDO芯片设计报告及电路分析报告.pdf（60页珍藏版）》请在点石文库上搜索。

1、 集成于射频芯片 的 LDO 电路 设计报告 总体电 路 仿真报 告 版图设 计 报告 电子科技大学 VLSI 设计中心 2015 年 11 月 10 日 目 录 目 录 第一 部分 应用 . 1 LDO 的分 析与 设计 1 LDO 芯 片的 特点 1 LDO 芯 片的 详细 性能 参数 1 第二 部分 电 路设计 报告. 5 整体电 路上 电启 动模 块 . 5 电流偏 置模 块 . 7 带有修 调功 能的 基准 模块 11 带隙基 准源 的修 调电 路设 计 . 21 预调整 放大 器模 块 . 23 低通滤 波器 模块 . 27 保护电 路模 块 . 31 电压跟 随器 模块 . 39

2、 第三 部分 总 体电路 的仿 真 43 直流参 数 . 44 线性调 整率 . 45 负载调 整率 . 46 静态电 流 . 46 瞬态仿 真 . 47 噪声仿 真 . 48 交流特 性仿 真 . 49 PSRR 特性 仿真 52 第四 部分 LDO 芯 片 版图 设计 . 56 I 电子科技大学 VLSI 设 计中心 第一部分 应用 LDO 的 分 析与设计 本论文完成了一种应用于集成于射频芯片的LDO的分析与设计。 本文主要从稳定性、 负 载瞬态响应、电 源抑制 比和噪声四个方 面进行 了分析。然后， 采用SMIC 0.18m CMOS工艺 完成了包括功率调整管、电阻反馈网络和误差放大器

3、三个部分的电路设计，并用Cadence Spectre对设计的整体电路进行了仿真和优化， 最终实现电路的设计要求， 而且可以在片内 集成。可在0.1mA 300mA 的负载电流范围内稳定工作，电路正常工作时温度范围：-55 +125，该 电路工 作 电压范围 为2.13.6V ，输出电 压1.8V， 输出 电压在全 范围的 波动： 4mV， 输出电压准精度： 10mV， 最小压差在300mV以下， 静态电流60uA；在10Hz100KHz 范围内的内部输出噪声积分约为，20VRMS20mA、50VRMS80mA、100VRMS 300mA； 电源抑 制比 （PSRR，在10KHZ 以下 ）：

4、60dB20mA 、 60dB80mA 、 60dB300mA ；线 性调整 率： 0.1%； 负载调整率： 1%； 启动时间： 100us； 电压瞬态响应： 30us； 负载瞬态响应： 50us； 输出启动电压过冲： 100mV； 集成输 入欠压过压保护、 输出断路保护。 另外集成过 温保护以及输入软启动电路。 LDO 芯 片 的特点 低静态电流 0.1mA300mA的负载电流范围内稳定工作，带载能力强 在10Hz100KHz范围内的内部输出噪声小 高电源抑制比（PSRR，在100KHZ以下） 可全片内集成 LDO 芯 片 的详细 性能参数 下面将集 中讲述 一下此 次芯片电 路设计 应该满

5、 足的条件 ，以便 于在电 路设计过 程中有 1 电源监视芯片设计报告 一个总体的设计框架和设计思路。 衡量LDO的性能参数较多， 下面介绍主要的几种性能参数。 从对这些性能的分析过程中， 可以看到各个性能之间不是独立的， 性能和性能之间会相互影响和制约。 因此， 在设计时， 要根据具体要求来具体分析。 1 ）电 压差(Dropout Voltage) 当输入电 压下降 时，输 出电压不 能再恒 定在预 定的值， 这时的 输入电 压与预定 的输出 电压的差值就是电压差。 在实际设计LDO时， 为了达到更高的效率， 常常希望电压差越小越 好。一般 通过增大 功率 调整管的 尺寸，就 可以 使电压

6、差 减小。但 是调 整管尺寸 的增大，会 对稳定性 、负载瞬 态响 应及电源 抑制等性 能有 很大影响 。因此， 在设 计时，需 要根据具体 要求来具体分析。 2 ）静 态电流(Quiescent Current) 静态电流也叫接地电流， 是LDO内部电路所消耗的电流， 等于输入电流与负载电流的差 值“低的 静态电流 能提 高LDO的效 率，延长 电 池的使用 时间。静 态电 流包括带 隙基准电 压源 和误差放大器消耗的电流， 及调整管通过采样电阻网络到地的漏电流。 对于用MOS晶体管做 功率调整管的LDO，由于MOS是电压控制器件，因此它的静态电流与负载电流无关。 3 ）效 率(Effici

7、ency) LDO的效率与静态电流和电压差有关，表达式如下式所示： = ) ( load Q in load out I I V I V + 100% Iload为负载电流，IQ为静态电流。 由(2-1)式可以看到， 若想LDO效率高， 静态电流和 电压差就要尽可能的小。 4 ）负 载调整 率(Load Regulation) 负载调整 率表征 的是负 载电流变 化对输 出电压 变化的影 响程度 。定义 为输入电 压不变 时，负载电流的变化引起输出电压的变化与输出电流变化的比值。即： = L S out I Vout 100% 其中，SL为负载调整率。 5 ）线 性调整 率(Line Regu

8、lation) 线性调整率表征的是输入电压变化对输出电压变化的影响程度， 该值越小，LDO的稳压 2 电子科技大学 VLSI 设 计中心 能力越强 。线性调 整率 定义为在 恒定载电 流、 温度等其 他条件下 ，改 变输入电 压，输出电 压的变化量与输入电压的变化量的比值。公式表示如下： in out V V V S = 100% LDO的线性调整率与功率调整管的跨导gmp和导通电阻Ron、 反馈电阻Rf1和Rf2、 负载电 阻Rload以及误差放大器的增益AEA有关。 6 ）负 载瞬态 响应(Load Transient Response) LDO的瞬 态响 应包 括两 个方面 ：线 性瞬

9、态响应(Line Transient Response)和负 载瞬态 响应。线 性瞬态响 应表 征的是输 入电压发 生瞬 变时，输 出电压的 响应 ：情况； 负载瞬态响 应表征的是负载电流发生瞬变时， 输出电压的响应情况。 由于LDO工作时候， 供电电压相对 稳定，而 负载电流 经常 发生变化 ，因此， 在这 两种瞬态 响应中， 人们 关注的主 要是负载瞬 态响应。 负载瞬 态响应 与LDO 的 闭环增 益带宽 积(Gain Bandwidth，GBW) 、输 出电容 和负载 电流 有关，输出电压的变化如（2-10）式所示： out Im C t Vout ax = m I ax 是负载电流的

10、变化， t 是LDO 的环路响应时间， 近似为LDO 环路增益带 宽积的 倒 数， out C 是输出电容。 环路 增益带宽积和输出电容越大， 负载电流瞬态变化引起的输出电 压的过冲越小，LDO的性能越好。 7 ）电 源抑制 比（Power Supply Rejection Ratio ） 电源抑制比简称为PSRR， 表征的是输出电压对输入电压噪声的抑制能力。 对于LDO来说， 输入电压 就是电源 电压 。输出电 压对电源 噪声 的抑制是 很有必要 的。 例如手机 ，其工作在 高频的收 发机对电 源变 化和噪声 很敏感。 电源 上的噪声 会严重影 响传 输频率， 不稳定的传 输频率会恶化声音信

11、号和通信质量。因此应该尽可能的抑制电源上的噪声。 电源抑制比通常表示为： PSRR = in V Vout lg 20 单位为分 贝（dB ）。和 分别指的 是输出 电压和 输入电压 小信号 的变化 量。PSRR的dB 值 越大， 电源抑制能力越好。LDO的线性调整率和电源抑制比有类似之处， 都是描述输出电压 3 电源监视芯片设计报告 变化与输 入电压变 化的 关系。不 同之处是 前者 考虑的是 低频大信 号， 其值不随 频率发生变 化。而后者考虑的是交流小信号，对于在不同频率的输入信号下，电源抑制比是不同的。 8 ） 噪声 （noise ） LDO内部噪声模型，总输出噪声为 2 1 _ 2

12、2 1 2 2 _ 2 2 1 2 _ 2 _ 2 _ ) ( ) 1 ( ) ( r n F F r n F F amp n ref n out n V R R V R R V V V + + + + = 其中 2 _ ref n V 为输入参考电压Vref的噪声； 为 2 _ amp n V 误差放大器以及功率PMOS管的等效输 入噪声； 2 1 _ r n V 、 2 2 _ r n V 为反馈电阻RF1、RF2的热噪声。 由 式中可知， 要减小其总输出噪声 ， 可从3个方面入手： （1 ） 减小参考电压 REF V 引入的噪声； (2)减小或去除反 馈电阻 1 F R 、 2 F R

13、； (3)增加输入管的跨导来减小误差放大器和功率PMOS管的等效输入噪声。 4 电子科技大学 VLSI 设 计中心 第二部分 电路设计报告 整体电 路上电启动模块 1. 功能 描述(Function Description) 启动电路主要控制LDO的开启和关断，在启动上电后给后面模块提供两个控制使能信 号，是电路正常运转。 2. 输入/ 输出 信号 功能描述(Input/Output Signal Architecture Fun Description) CTRL: 上电使能信号 EN、ENN: 使能控制信号 3. 等效 框图(Equivalent Structure Diagram) 图

14、2-1 STtartup 模块 等效 框图 4.实际 分析(The Fundamental of Equivalent Structure Diagram) 该电路为整个LDO的启动电路部分， 为偏置电路和基准电路提供使能信号， 使整个电路 正常工作 。图中M0 的源 、漏端均 接地，为 一电 容，与R3 构成低通 滤波 器。M1的 栅、源端均 接地， 为一个大电阻。 当CTRL为低电平时，ENN为高电平，EN为低电平； 当CTRL为高电平时， ENN 为低电平，EN 为高电 平 。M3 的栅端与I13 的 输出端相连，形成正反馈，加速了EN 与ENN 的电平转换。 5 电源监视芯片设计报告

15、图 2-2 实 际电 路图 5.实 际线 路图瞬 态特 性分 析(The Electrical Characteristics of TRAN) 图 2-3 瞬态 仿真 结果 图2-3 为该启动电路的仿真结果，与电路分析结果一致。从波形图中可以看出，CTRL 控制得到的ENN与EN为较完美的高低电平信号， 为偏置电路和基准电路提供了良好的使能信 号。 6 电子科技大学 VLSI 设 计中心 电流偏 置模块 1. 功能 描述(Function Description) 在本设计 中，需 要给各 模块提供 与电源 电压无 关的电流 偏置。 所以在 芯片中需 要有一 个电流偏置模块来提供恒定的电流偏

16、置。并通过此模块产生后面模块的使能信号。 本次设计的偏置电流大小为Ibias=1 uA 2. 输入/ 输 出信号 功能描 述(Input/Output Signal Architecture Fun Description) EN:Start_up输入到电流偏置的使能控制信号 VBP、VBN：输出的电流偏置信号 IRG1、IRG2、IRG3：输出的使能控制信号 3. 等 效加 框图(Equivalent Structure Diagram) 图 2-4 BIAS 的等 效架 构图 4. 实 际线 路图 原理分析(The Fundamental of Actual Circuit) 图 2-5

17、实 际电 路图 7 电源监视芯片设计报告 这里先简 单分析 一下产 生电流偏 置的启 动电路 模块，启 动电路 由PMOS 管M0，M9 和电阻 R0，电容C 组成。 因为 此电流偏置 模块存 在正 常状态和0 状态， 所以 要使电流偏 置模块 正常 工作必须 先去除简 并点 。原理如 下：在电 源电 压刚开始 上电时，M9 先 导通，给 偏置核心电 路提供 一个电流，使其脱离简 并点，正常工作，之后M9 的栅极电压由于电容C 被充电，M9 被关断，启动电路被关断，减小启动电路的静态电流。 电 流偏 置核心 结构 分析 如图2-5所 示，此 电路 采用典型 的与电 源电压 无关的偏 置电路 实

18、现， 由于用CMOS 实现 的电流源 要比Bipolar 难。借助 于 MOS 管工 作在弱反 型状态 下输出 电流相对 于输入 电压的 指数关系可以得到良好的温度补偿特性。 PMOS 管作为 电流镜 工 作在强反 型状态 ， NMOS 管 M7 、 M8 工作 在弱反型 状。则电 阻 R 上的压降为： 32 14 RT V V In = 常温下 VT 约为 26mV 。 由上式可以看出 R 上的压降仅与几个管子的尺寸有关。 由此 实现了与温 度、工 艺变 化相关不大 的电流源 。 然而这 种结构 显著 的缺点在于 电阻的 电阻 率难以保证、 并且没有补偿电阻的温度系数。 所以该电流源在结构上

19、还有很大的改进余地 。 此偏置模 块分别 产生N 管的偏置 信号VBN 和P管 的偏置信 号VBP， 还有 三个使能 控制信号 IRG1、IRG2和IRG3分别 控制预调 整放大 器、保 护模块和 滤波模 块和过 流保护模 块。因 为滤 波电路要 在基准稳 定后 ，才工作 。故本设 计中 利用了偏 置电流对 电容 的充电加 上反相器来 实现三个使能信号的延迟。 实 际线 路图 DC 特性 分析(The Electrical Characteristics of DC) 以下将采用Smic0.5um工艺库对电路进行仿真验证。 图2-6为偏置电路中基准电流随温度的关系， 从波形中可以看出， 基准电

20、流的温度特性 较差， 随全温度范围变化大概50 mV ， 这里与上面分析结果类似， 由于MOS晶体管的VTH 与 载流子迁 移率与温 度有 关且电阻 的温度系 数。 故其温度 系数较差 ，但 满足后面 模块对电流 源的要求。 8 电子科技大学 VLSI 设 计中心 图 2-6 电流 与温 度的 关系 图2-7为偏置模块的仿真波形图， 仿真时电源电压为从2.1V3.6V， 从图中我们可以看 到，偏置模块输出的电流源压，与电源电压变化较小。 图 2-7 电流源与电源电压的关系 9 电源监视芯片设计报告 图 2-8 使能信号的仿真 图2-8是BIAS模块中产生使能信号和上电启动信号的仿真波形， 从波

21、形中可以看出使能 信号存在一定的延时，达到了设计的目的。 10 电子科技大学 VLSI 设 计中心 带有修 调功能的基准 模块 1.功能 描述(Function Description) 基准模块 主要是 为全电 路中的模 块提供 必要的 偏置电压 ，该偏 置基于 带隙电压 产生。 本模块中 基准主要 产生 一个恒定 电压值， 该电 压值通过 与电源电 压的 分压比较 ，达到监视 电源电压变化的作用。由于对基准的精度要求很高，所以本设计中加入了修调电路模块。 2. 输 入/ 输出 信号 功能描述(Input/Output Signal Architecture Fun Description)

22、 VBP:基准偏置电流源 A、B、C、D、E、F：修调电路控制信号 EN:基准使能控制信号 VREF: 基准输出电压 3. 等效 框图(Equivalent Structure Diagram) 图 2-9 等 效框 架图 4.实际 分析(The Fundamental of Equivalent Structure Diagram) 图 2-10 温度 补偿 曲线 11 电源监视芯片设计报告 带隙基准 的主要 原理是 利用与温 度系数 有关的 电流来得 到与温 度系数 有关的电 压，利 用电压温度系数的不同来实现温度系数的补偿从而得到与温度无关的基准电压源，如图 2-10所示 1负温度系数电

23、压（CTAT ） 负温度系 数电压 多采用 双极性晶 体管的BE 结电 压 BE V （对PNP 管为 EB V ），室 温下，典 型值大约为 1.5 / BE V mV K T 。 2正温度系数电压(PTAT) 当两个双 极晶体 管工作 在不相等 的电流 密度下 ，基极 发射极 的电压 差值与绝 对温度 成正比，如图2-11所示。 图 2-11 P TAT 电压 产生 电路 如果两个 相同的晶 体管( 12 ss II = ) 偏置的集 电极电 流分 别为 0 nI 和 0 I ，并忽略其 基极 电流， 那么： 00 12 12 ln ln ln BE BE BE T T T ss nI I

24、 V V V V V Vn II = = 这样， BE V 的差值就表现出正温度系数： ln BE V kn Tq = 室温下，典型值大约为 0.087 / T V mv k T = + 。 利用上面的 CTAT 和 PTAT 电压，可以设计出高精度的、适合设计要求的带隙基准电路， 原理如图 2-12。 12 电子科技大学 VLSI 设 计中心 图 2-12 带 隙基 准电 路图 在图 2-12 中，放大器 A1 以 X 和 Y 作为输入 ，驱动 R1 和 R2 的上 端，使得 X V 和 Y V 近似 相等，基准电压可以在放大器的输出端得到： 2 2 23 2 33 ln ( ) ln (

25、1) T out BE BE T Vn R V V RR V V n RR =+ +=+ + 调整 R2/R3 的大小，可 以得到基本与温度系数无关的电压。 5. 实 际线 路图原 理分 析(The Fundamental of Actual Circuit) 图 2-13 是实际设计的电路原理图。 图 2-13 带隙 基准 电路 13 电源监视芯片设计报告 图 2-14 带隙 基准 电路 中的 运放（AMP ）实 际电 路图 图2-13为本 次设计 中的 带隙基准 电路， 由于此 次用到的 带隙基 准所要 求的精度 较高， 所以带隙基准电路中加入了修调电路， 修调电路的结构和原 理将在修调电

26、路章节中单独详 细介绍，这里暂且不予讨论，仅将修调电路OP以上的电阻统称为R2，以下的电阻为R3。 实际电路中，因为AMP两端可以认为是虚断，所以有如下关系： _1 _2 3 3 * EBQ EBQ R V V IR = + 由此得到 3 3 EB R V I R = PNP管电压电流有如下关系： 1 1 1 ln CQ EBQ T SQ I VV I = 2 2 2 ln CQ EBQ T SQ I VV I = 22 11 11 11 1 Q ni Q ni SQ Q BQ AQ BQ qA D n qA D n IA WN Q = = 14 电子科技大学 VLSI 设 计中心 22 22

27、 22 22 2 Q ni Q ni SQ Q BQ AQ BQ qA D n qA D n IA WN Q = = 其中q为电子电荷数 C q 19 10 6 . 1 = ， A为发射结的横截面积， n D 为电子扩散常量， i n 为 硅的本征载流子浓度， B W 为发射区耗尽层边缘到集电极耗尽层边缘之间的基极宽度， A N 为 基区掺杂浓度， B Q 为单位基区中杂质原子的总数。 假设两个管子除了发射极面积不同以外，其它的参数都相同，则实际电路设计中取 11 22 1 8 SQ Q SQ Q IA IA = = 由VREF输出端和AMP放大器输入端电压虚断，则有： 23 RR VV =

28、实际电路中由于修调电阻的影响， 使得电阻 2 R 的值大小是个变化值， 现在用一般情况 下分析，假设： 1 2 R R = 所以有 1 2 R I R I = 因此 2 1 CO I CQ I = 所以 8 ln ln V 2 2 1 2 EB T SQ CQ SQ CQ T V I I I I V = = 由以上公式可得： 8 ln 3 3 R V I T R = 3 3 2 3 2 ) ( 8 ln ) ( 2 3 2 R R R V V R R I V V T BEQ R BEQ REF + + = + + = 上面是对基准电路产生的核心电路的详细推导。 15 电源监视芯片设计报告 6.

29、实 际线 路图 DC 特性分 析(The Electrical Characteristics of DC) 1、DC特性仿真分析 基准电压与输入电压之间关系的仿真结果曲线 图 2-15 基 准电 压随 电源 电压 的 变化 图 2-16 基准 电压 的电 源抑 制比性 能 16 电子科技大学 VLSI 设 计中心 分析：在 图2-15和 图2-16中，基 准电压 随电源 电压变化 很小。 此带隙 基准电路 具有良 好的电源抑制比。低频PSRR为72dB。 A. 基准电压与温度之间关系的仿真结果曲线 图 2-17 2.1V 、3.3V 、3.6V 三种输 入电 压下 ，基 准电 压与温 度之

30、间关 系曲 线 分析：由 图2-17的 曲线 可得，基 准的最 大偏移 为2mV。由 于最后 的输 出电压的 采样是 与基准电 压比较的 ，所 以输出电 压的精确 度可 以说直接 是由基准 电压 源的精确 度决定的。 所以输出电压的精确度可以到达要求。 另外， 基准电压最大的偏移小于2mV， 一阶补偿效果 很好。基 准的ppm 为：12.18ppm/。由 于实际 工艺做出 的器件 存在偏 差和寄生 效应， 故一 般基准需要修调。 B. 基准电压受MOS管、BJT和电阻工艺角r的影响的仿真曲线 17 电源监视芯片设计报告 图2-18 电源 电压 2.1V ， MOS 管 和 BJTcorner

31、的仿真 图2-19 电源 电压 3.3V ， MOS 管 和 BJTcorner 的仿真 18 电子科技大学 VLSI 设 计中心 图2-20 电源 电压 3.6V ， MOS 管 和 BJTcorner 的仿真 以上是考虑到 BJT 和 MOS 管由于工艺环境的随机性所造成的曲线的变化波形图。 总结表 格如表 1： CORNER VDD TEMP TT SS FS SF FF 2.1V -40 1.195 1.178 1.2 1.2 1.214 25 1.197 1179 1.203 1.203 1.217 125 1.195 1.175 1.203 1.203 1.218 3.3V -40

32、 1.195 1.178 1.195 1.195 1.214 25 1.197 1.175 1.197 1.197 1.217 125 1.195 1.179 1.195 1.195 1.218 3.6V -40 1.195 1.178 1.2 1.2 1.214 25 1.197 1.179 1.203 1.203 1.217 125 1.194 1.174 1.203 1.202 1.217 ( 标 注： 典型 值：蓝 色 最小值 ：紫 色 最大 值： 红色) 19 电源监视芯片设计报告 2、AC特性仿真结果 以下是基准内部放大器开环增益的仿真曲线和数据表格 图2-21 基准 运放 增益

33、和 相位曲 线图 20 电子科技大学 VLSI 设 计中心 带隙基 准源的修调电路设 计 由于本次 设计的 电源监 视芯片电 路对基 准电压 精度的要 求很高 ，而仅 仅电路的 仿真通 过是不够 的，因为 版图 的设计以 及以后芯 片的 加工和封 装都会对 电路 的特性产 生影响，无 法保证基 准电压的 精度 （误差小 于1%）。 为 确保基准 电压源能 够消 除这些潜 在的隐患， 本设计加 入了修调 方案 ，使得基 准电压可 以在 芯片封装 前还可以 调整 ，从而可 以很好的保 证基准的 精确度 。本次 设计采用 译码选 择方式 的数字修 调。图2-22 是 本次设计 中基准的修 调电路。

34、图2-22 基 准的 修调 电路 修调电阻串上端为Linkres端口， 下端为Linkpnp端口， 以及与MOS开关共同连接处的OP 端口， 它们与外围电路的连接见图2。 修调电阻串就像一个大的滑动变阻器， 通过译码电路 不同的译 码选择， 来调 节上下电 阻值，从 而改 变基准模 块图中的R2 和R3的阻值 ，进而改变 基准电压 值，起到 修调 作用。由 于译码电 路可 以使电阻 串上下调 节， 从而可以 上下调节基 准大小， 于是对基准的修调可以上下调节， 在众多修调方案中， 此种修调拥有很好的优势。 译码 电路 译码电路是一个4输入16输出的普通译码器。它的电路设计图为图2-23。 21

35、 电源监视芯片设计报告 图2-23 4-16 译 码器 电路 上面译码器电路的详细工作方式见表2： 表 2 译码器译码工作方式 NA (PAD05) NB (PAD06) NC (PAD07) ND (PAD08) OUT=1 VREF (V) REF V (mV) 0 0 0 0 16 1.1992 3 0 0 0 1 15 1.1935 -3 0 0 1 0 14 1.1907 -6 0 0 1 1 13 1.1879 -9 0 1 0 0 12 1.1851 -12 0 1 0 1 11 1.1823 -15 0 1 1 0 10 1.1796 -18 0 1 1 1 9 1.1769

36、-21 1 0 0 0 8 1.1963 0 1 0 0 1 7 1.2021 6 1 0 1 0 6 1.2051 9 1 0 1 1 5 1.208 12 1 1 0 0 4 1.211 15 1 1 0 1 3 1.214 18 1 1 1 0 2 1.2171 21 1 1 1 1 1 1.2202 24 注 1 ：OUT=1 ， 代表 输出 为高电 平有 效， 即当 输入 0000 时， 输出 为 1000000000000000 ， 输出 端口 16 输 出 高电 平， 同时与 16 相连 的 NMOS 管打 开。 注 2 ： REF V 代表基 准的 上下 调 节幅度 ，其 中以

37、 10000 输 入所选 择的 译码 为标 准。+ ：代表 基准 相对 于 1000 输入 方式 所得 到的 基 准电压 值上 升；- ：代 表基 准相对 于 1000 输入 方式 所 得到的 基准 电压 下降 。 22 电子科技大学 VLSI 设 计中心 预调整 放大器模块 1 功能 描述(Function Description) 在本设计 中，需 要用 一高性能 的运放 放大器 来形成对VREF的预 调整 ，通过电 阻反馈 网络使其直流输出为1.8V。 2. 输入/ 输 出信号 功能描 述(Input/Output Signal Architecture Fun Description)

38、 INP：基准输出电压 INN：反馈电压VFB EN：BIAS模块产生的使能信号 VBN：BIAS模块产生的电流偏置信号 3. 等 效加 框图(Equivalent Structure Diagram) 图2-24 BIAS 的等 效架 构图 4. 运放 原理 随着集成 电路的 发展， 高增益放 大器已 成为模 拟电路设 计中广 泛使用 的电路之 一，经 常被用于设计更高一级的复杂电路-模拟系统。 在本次的电源监视芯片系统中， 放大器被多 次应用在 不同的系 统模 块中。图2-25为一般 负 反馈电路 的方框图 ，图 中A为放 大器，F 为反 馈网络，X为输入信号，Y为输出信号，整个放大器的输

39、出增益为： AF A X Y A f + = = 1 当放大器增益A足够大时 F A f 1 23 电源监视芯片设计报告 理想运算放大器就这样的一种电路， 它具有足够正向增益( A )的放大器， 当引入 负反馈时，闭环传输函数与运算放大器的增益几乎无关。故此时运放输出等于VOUT=VREF （1+R1/R2）= 1.8 V。 图2-25 反馈 电路 的方 框图 图2-26 标 准的 两级 CMOS 运 算放 大器 在集成电 路中， 具有高 增益的放 大器一 般都为 多级放大 系统， 其核心 部分有差 分对构 成。本文 采用的 是标准 的两级COMS 运算放 大器 ，再通过 电流镜负 载转 换成

40、差模 电压输出。 第二级由 有源电阻 作负 载的共源 放大器构 成， 在提高放 大器增益 的同 时降低输 出阻抗，增 大电压输出范围。 采用以上 结构的 运算放 大器的实 际电路 图为图2-26所示。 该电路 差模 增益和输 出电阻 分别为： 2 1 V V V A A A = 01 0 R R = 24 电子科技大学 VLSI 设 计中心 由于初级 和次级 产生一 个主极点 ，在典 型情况 下这些极 点远离 复平面 原点且相 互靠的 很近，使得相位裕度低于45度。因此必须对其补偿，增大相位裕度，保证环路的稳定性。 1）直流仿真 图2-27 放大 器的 直流 特性 仿 真波 形图 从图中可 以

41、看出 ，运放 的直流输 出基本 跟随VREF基准电 压的变 化，在 全温度变 化范围 内只变化2mV。 2）瞬态仿真特性 图 2-28 放大 器的 瞬态 特性 仿真波 形图 25 电源监视芯片设计报告 3.AC 仿真特性 图2-29 放大 器的 频率 特性 波形 26 电子科技大学 VLSI 设 计中心 低通滤 波器模块 1.功能 描述(Function Description) 低通滤波器模块主要是为了降低整个电路中的噪声。本模块低通滤波器的极点在1Hz 以内，这 样可以将 前面 电路的大 部分噪声 滤除 掉，由于 对电路的 功耗 要求很高 （静态电流 20uA以内），所以加入了电压比较器电

42、路。 2.输入/ 输出 信号 功能描述(Input/Output Signal Architecture Fun Description) EN:使能输入控制端 VREF18：输入1.8V电压 VBP:PMOS管栅电压偏置输入端 VBN:NMOS管栅电压偏置输入端 V18:低通滤波器输出电压端 3. 等 效加 框图(Equivalent Structure Diagram) 图2-30 低通 滤波 器等 效 框架图 4.电 路图 原理分 析(The Fundamental of Actual Circuit) 27 电源监视芯片设计报告 图2-30为本 次设计 中的 低通滤波 器电路 ，相比

43、于传统的 无源低 通滤波 器，其转 角频率 极低，使 用传统的 滤波器， 要使用 的 电阻和 量级的 电容 。这样将 要占用很大 的芯片面 积，故本设计中采用MOS管形成的有源低通低通滤波 器对前面的电路噪声进行滤 波。使用 这种超低 频的 低通滤波 器的问题 是， 必须设计 快速建立 的电 路使输出 电压快速建 立起来。 因此，在 预调 整电压稳 定后，通 过偏 置模块产 生的延迟 信号 ，才使滤 波电路开始 工作，且 此时用比 较器 比较输入 和输出的 电压 ，当输出 电压还未 建立 时，即还 未达到预调 整电压时， 由偏置模块镜像的电流会对 MOS 充电， 使之快速建立起来。 使电路不会

44、因为加 入滤波器 电路而 影响其 启动速度 。当V18 达到VREF-18时，比 较器输 出 低电平， 使M9打 开， 从而M0也 被关断 。此时M1管处于 深线性 区，沟 道电阻可 达110Gohm ，与MOS电容M5一 起构 成一个超低频的低通滤波器。M5管源端漏端衬底接在一起作为电容， 之所以使用MOS管作为 电容是因 为可以将 芯片 面积降低 很多。M7 、M8 、M4、M0 管作为偏 置电 路，为M1 管提供电流 偏置， 由于此次用到的LDO电路对功耗要求较高， 所以在低通滤波器输出稳定后偏置电流断 开， 所以在静态电流和低噪声， 快速建立时， 设计取了一个折中。 所用比较器如下图2

45、-31， M64、M65、M66、M67耦 合连接， 组成电流镜， 应用此种结构电流镜的优点是：1） 稳定预防 大器的输出共模电平；2） 应用了正反馈的交叉耦合PMOS管， 提高与放大器的增益。 这样可 以加快比较器反应速度，减低延迟，并减小功耗。 图2-31 低 通滤 波器 电路中 的 比较 器的 实际 电路 图 图2-31是低 通滤波 器电 路中的比 较器的 实际电 路图，图2-32 是反 相器 的实际电 路图， 该运放第一级为双端输入单端输出的差分运放， VBN输入端为运放的尾电流提供栅端偏置电 28 电子科技大学 VLSI 设 计中心 压，当INP 为高电 平INN 为低电平 时，第

46、一级输 出高电平 ，经过RC 低通 滤波器后 作为第二级 反相器的 输入， 第二个 反相器输 出高电 平，同 时高电平 为M32、M32提 供偏置，M32、M33又 为反相器M31、M34 提供 静态工作 点，整 个运放 输出高电 平，在经 过一 个反相器 输出低电平 关断晶体 管M9。同 时电 路加入了 使能控制 端EN ，电路正 常工作时EN 为 高电平， 不关断电路 中的偏置部分，EN为低电平时关断偏置部分。 5. 实 际线 路图 DC 特性分 析(The Electrical Characteristics of DC) 1、DC特性仿真分析 图2-32 输出 电压 与温 度 之间关

47、系的 仿真 结果 曲线 分析：在 图2-32中， 温 度在-55到125 之间 时，低通 滤波器 电路的 输出电压 和输入 电压一样 ，几乎 没有降 低。这揭 示了在-55 到125之间 ，电路 输 出电压非 常稳定 ，不随 温度变化，性能指标达到要求。 2、AC特性仿真结果 29 电源监视芯片设计报告 图2-33 0.001Hz-1Hz 频率 范围内 低通 滤波 器增 益图 分析： 在图2-33中，20dB增益在0.001Hz-0.1Hz范围内基本不变，3dB带宽大概在0.1Hz 处，而在0.1Hz-1Hz范 围之间， 增益呈 现-20dB下降趋 势。这 揭示了 该电路是 低通滤 波器， 并

48、且极点大约在0.1Hz位置， 这个仿真结果符合预期， 因为电路的导通晶体管设置在深线性 区，导通电阻非常大，而且MOS管电容宽长都比较大，电容值很大。 30 电子科技大学 VLSI 设 计中心 保护电 路模块 1.功能 描述(Function Description) LDO是一种 功率器 件， 为了防止 功率管 功耗过 大导致芯 片受损 ，在设 计LDO的过 程中需 要加入过温、 过压欠压、 输出短路保护等辅助保护电路。 针对不同应用LDO中电压调整电路 大同小异 ，但过温 、过 压欠压、 短路等保 护电 路有很多 不同的设 计方 法，在保 护状态下的 输出电流也有较大区别。本文设计了过温保

49、护、过压欠压保护、输出短路保护等电路。 2.输入/ 输出 信号 功能描述(Input/Output Signal Architecture Fun Description) IRG1:输入使能控制端1 IRG2：输入使能控制端2 VREF：输入1.2V基准电压 VR04：输入0.6V电压 VBP:PMOS管栅电压偏置输入端 VBN:NMOS管栅电压偏置输入端 FB:输出电压反馈端 OFF:保护电路输出端 3. 等 效加 框图(Equivalent Structure Diagram) 图2-34 保 护电 路等 效框架 图 4.电 路图 原理分 析(The Fundamental of Actual Circuit) 31 电源监视芯片设计报告 4.1 过 压欠 压电 路原理分 析 由于电源 电压存 在较大 的波动， 因此过 压欠压 保护模块 必不可 少。本 文设计的 过压欠 压保护电 路是先将 由过 压信号引 起的电流 信号 转换成电 压信号之 后再